Resumen

En los sistemas electrónicos de recuperación de información (discos duros, unidades de lectura y escritura de DVD y CD, etc.), así como en las comunicaciones digitales en banda base, los circuitos de recuperación de reloj (CRC) juegan un papel fundamental, extrayendo la señal de reloj implícita en los datos recibidos, dicha señal es necesaria para sincronizar el procesamiento posterior de la información. En la actualidad esta tarea es difícil de lograr, no solo por la naturaleza aleatoria de los datos, sino por su alta velocidad de transferencia. En este artículo se presenta el diseño de un circuito de recuperación de reloj integrable en tecnología CMOS de alto desempeño, que opera a 1.2Gbps y consume únicamente 17.4mW de una fuente de 3.3V. Las altas prestaciones se logran al realizar un diseño completamente diferencial, utilizando arquitectura PLL convencional, lógica en modo corriente, así como un novedoso oscilador controlado por voltaje (VCO) de anillo de solo dos etapas. El diseño fue realizado con parámetros de proceso CMOS AMS de 0.35μm. Los resultados de la simulación en Hspice comprueban el buen desempeño del circuito, logrando la adquisición en menos de 300ns.

Introducción

El circuito de recuperación de reloj es un bloque de construcción muy importante de muchos sistemas electrónicos modernos, sus aplicaciones cubren un amplio rango de sistemas digitales que requieren comunicación serial entre unidades, tales como transferencia chip-chip,  periféricos de entrada y salida, comunicación procesador-procesador, recuperación de información de dispositivos de almacenamiento (DVD,  CD),  etc.  No  obstante,  a  medida  que  la velocidad de transmisión se incrementa, han llegado a ser necesarios CRC completamente integrables en chips micrométricos, que operen en alta velocidad, presenten mínimas variaciones aleatorias en el reloj recobrado, o jitter, y consuman poca potencia, lo que implica fuertes compromisos en su diseño. Generalmente estos requisitos suelen satisfacerse al emplear tecnologías de fabricación de circuitos integrados muy sofisticadas pero poco económicas, como las de arseniuro de galio (GaAs) o la Bipolar-CMOS (Bicmos). En este artículo se presenta el diseño de un CRC de alto desempeño en tecnología convencional CMOS, el cual opera a una velocidad de 1.2 Gbps, completamente integrable y con un bajo consumo de potencia. Se obtiene alto desempeño al utilizar un nuevo VCO de anillo de dos etapas, así como diversas técnicas de diseño. El resto del artículo se organiza de la siguiente manera: se describe la función básica de los CRC, enfatizando la importancia del mismo dentro de los sistemas  de  comunicación  seriales en banda base. Luego se revisan las características fundamentales de los datos NRZ (Non-Return-Zero), así como las fuentes de ruido que afectan negativamente el desempeño del CRC, y se termina mostrando la arquitectura utilizada así como la forma en que se superan tales inconvenientes. 

• Materias:Electrónica digital Circuitos eléctricos
• Subjects:Digital electronics Electric circuits
• Palabras claves:Circuito recuperador de reloj; Lógica MCML; Oscilador de anillo; Pll; VCO
• Keywords:Clock recovery circuit; MCML logic; Ring oscillator; PLL; VCO