Resumen

Estamos examinando distintas configuraciones y topologías de circuitos para componentes aritméticos como sumadores y compresores que utilizan FinFET de función de trabajo simétrica y asimétrica. Basándonos en datos de caracterización exhaustivos, para la generación del acarreo de un sumador completo en espejo que utiliza dispositivos simétricos, tanto la corriente de fuga como el retardo se reducen en un 25 y 50%, respectivamente, en comparación con los resultados de la bibliografía. Para la topología de sumador completo de 14 transistores (14T), tanto las fugas como el retardo disminuyen un 23 y 29%, respectivamente, en comparación con la topología de espejo. La topología de sumador de 14T, que utiliza dispositivos asimétricos sin ninguna fuente de alimentación adicional, consigue reducir la corriente de fuga en un 85% con una pequeña degradación del 7% en el retardo. Los circuitos compresores, que utilizan dispositivos asimétricos para una de las configuraciones propuestas, consiguen reducir tanto la corriente de fuga como el retardo en un 86 y el 4%, respectivamente. Todas las simulaciones se basan en una tecnología FinFET de 25 nm utilizando el modelo UFDG de la Universidad de Florida.

• Materias:Ingeniería electrónica Radares Codificación de video Sistemas de comunicación Procesamiento de datos
• Subjects:Electronic engineering Radars Video Coding Communication systems Data processing
• Palabras claves:retardo, dispositivos asimétricos, circuitos compresores, corriente de fuga, modelo florida ufdg, topología t adder, fuente de alimentación adicional, amplios datos de caracterización, topología full adder, fugas
• Keywords:delay, asymmetric devices, compressor circuits, leakage current, florida ufdg model, t adder topology, additional power supply, extensive characterization data, full adder topology, leakage