Biblioteca21.440 documentos en línea

Artículo

Codificador y decodificador digital reed-solomon programados para hardware reconfigurableReed-solomon digital encoder/decoder for reconfigurable hardware

Resumen

En este artículo se presenta una recopilación de las bases teóricas empleadas para diseñar bloques funcionales del codificador / decodificador Reed-Solomon y una metodología de diseño orientada a tecnología FPGA. Inicialmente se presenta el diseño del algoritmo del codificador, luego se concibe la arquitectura y se captura el diseño de hardware mediante el empleo de VHDL y la herramienta de sintaxis Xilinx ISE 6.1. Finalmente se lleva a cabo la validación del comportamiento del codificador con ModelSim 5.7 mediante simulaciones de los módulos. Las operaciones en los campos finitos de Galois, GF(2m), son la base de varios algoritmos en el área de corrección de errores y procesamiento digital de señales. Sin embargo, los cálculos requeridos demandan gran cantidad de tiempo al ser implementados a través de software; por razones de desempeño y seguridad es preferible implementar los algoritmos en hardware.

1. INTRODUCCIÓN
La codificación para control de errores corresponde a una rama de las matemáticas aplicadas llamada teoría de la información (Shannon, 1948). Una aplicación específica corresponde a los códigos Reed-Solomon (Reed, 1960; Wicker, 1999). Los algoritmos que maneja esta aplicación pueden ser implementados tanto en software como en hardware. En vista de la creciente tendencia hacia el uso de dispositivos de lógica reconfigurable a alta escala de integración (Reed, 1960) y de los beneficios que esta tecnología ofrece a los diseñadores de sistemas digitales mediante el empleo de un lenguaje de descripción de hardware como VHDL, que permite configurar sistemas digitales según las especificaciones demandadas por los usuarios, ajustar cambios en la programación y optimizar los diseños tratándolos en forma modular, se plantea el diseño de estos módulos de codificación bajo esta tecnología.
Una importante característica de VHDL es su estandarización bajo la norma 1076 (Ashenden, 1990; Pérez, 2002). Es por ello que se ha seleccionado como lenguaje para la descripción del codificador de canal digital.

  • Tipo de documento:Artículo
  • Formato:pdf
  • Idioma:Español
  • Tamaño:144 Kb

Cómo citar el documento

Esta es una versión de prueba de citación de documentos de la Biblioteca Virtual Pro. Puede contener errores. Lo invitamos a consultar los manuales de citación de las respectivas fuentes.

Este contenido no est� disponible para su tipo de suscripci�n

Información del documento