Resumen

Con la llegada de los dispositivos CMOS de 10 nm y los nanodispositivos "exóticos", la localización y el momento de aparición de los defectos de hardware y los fallos de diseño son cada vez más impredecibles, lo que plantea graves problemas a las técnicas existentes de computación resistente a errores, ya que la mayoría de ellas asignan redundancia de hardware de forma estática y no tienen en cuenta la tolerancia a errores inherente a muchas aplicaciones de misión crítica. Este trabajo propone un enfoque novedoso para fortificar selectivamente un dispositivo informático reconfigurable con el fin de lograr una resistencia a errores eficiente desde el punto de vista del hardware para una aplicación específica. Pretendemos demostrar que dicha resistencia a errores puede mejorarse significativamente con un soporte de hardware eficaz. Las principales contribuciones de este trabajo incluyen (1) el desarrollo de una metodología completa para realizar análisis de sensibilidad y criticidad de la redundancia de hardware, (2) una nueva formulación del problema y una metodología heurística eficiente para asignar selectivamente la redundancia de hardware entre los componentes clave de un diseño de destino con el fin de maximizar su resistencia global a errores, y (3) un prototipo académico de dispositivo de computación SFC que ilustra una mejora de 4 veces de la resistencia a errores para un codificador H.264 implementado con un dispositivo FPGA.

• Materias:Redes Inalámbricas Modelo computacional Teoría de códigos Sistemas de comunicación Procesamiento de datos
• Subjects:Wireless Networks Computational Model Code theory Communication systems Data processing
• Palabras claves:redundancia de hardware, dispositivo informático sfc, soporte de hardware eficaz, capacidad de recuperación de errores eficaz, metodología heurística eficaz, dispositivos cmos de nm, formulación novedosa del problema, capacidad de recuperación de errores global, dispositivo informático reconfigurable, aplicación de destino específica
• Keywords:hardware redundancy, sfc computing device, effective hardware support, efficient error resilience, efficient heuristic methodology, nm cmos devices, novel problem formulation, overall error resilience, reconfigurable computing device, specific target application