Resumen

Las FPGA son una plataforma atractiva para aplicaciones con una gran demanda de cálculo y requisitos de bajo consumo energético. Sin embargo, el esfuerzo de diseño de las implementaciones FPGA sigue siendo elevado, a menudo un orden de magnitud mayor que el esfuerzo de diseño con lenguajes de alto nivel. En lugar de este largo proceso, las herramientas de síntesis de alto nivel (HLS) generan implementaciones de hardware a partir de descripciones de algoritmos en lenguajes como C/C y SystemC. Estas herramientas reducen el esfuerzo de diseño: las descripciones de alto nivel son más compactas y menos propensas a errores. Las herramientas HLS prometen un desarrollo de hardware abstraído del conocimiento de la plataforma de implementación por parte del diseñador de software. En este artículo, presentamos un estudio imparcial del rendimiento, usabilidad y productividad de HLS utilizando AutoPilot (una herramienta HLS de última generación). En concreto, primero evaluamos AutoPilot utilizando los populares kernels de referencia embebidos. A continuación, para evaluar la idoneidad de HLS en aplicaciones del mundo real, realizamos un estudio de caso sobre la coincidencia estereoscópica, un área activa de la investigación en visión por ordenador que utiliza técnicas también comunes para la eliminación de ruido de imágenes, la recuperación de imágenes, la coincidencia de características y el reconocimiento facial. Basándonos en nuestro estudio, ofrecemos una visión de las limitaciones actuales de la conversión de software de propósito general a hardware mediante HLS y algunas direcciones futuras para el desarrollo de herramientas HLS. También ofrecemos varias directrices para el diseño de software compatible con el hardware. En el caso de los kernels de referencia embebidos más populares, los diseños producidos por HLS consiguen entre 4 y 126 veces más velocidad que la versión de software. Los algoritmos de concordancia estereoscópica consiguen entre 3,5X y 67,9X de aceleración sobre el software (pero aún menos que el diseño RTL manual) con una reducción de cinco veces en el esfuerzo de diseño frente al diseño RTL manual.

• Materias:Redes Inalámbricas Modelo computacional Teoría de códigos Sistemas de comunicación Procesamiento de datos
• Subjects:Wireless Networks Computational Model Code theory Communication systems Data processing
• Palabras claves:esfuerzo de diseño, hls, diseño manual de rtl, kernels de referencia, requisitos de bajo consumo energético, desarrollo de herramientas hls, systemc. tales herramientas, herramienta art hls, investigación en visión por ordenador, diseño de software amigable
• Keywords:design effort, hls, manual rtl design, benchmark kernels, low energy consumption requirements, hls tool development, systemc. such tools, art hls tool, computer vision research, friendly software design