Simulador Para El Nodo De Conmutación ATM
ATM Switching Node Simulator
Este artículo muestra los resultados del estudio de los nodos de conmutación “switches” multiestado ATM, con topologías de construcción Banyan, con manejo de memoria estática y compartida, localización de las colas a la entrada-salida de cada uno de los puertos y “switch” elemental (SE) de 2x2 ó 4x4. Se aplican diferentes técnicas de administración de memoria como “Backpressure”, “Pushout”, “Restricted Backpressure” y “Delay Pushout”. En cuanto a las fuentes de entrada se simuló tráfico regular con un proceso de Bernoulli y tráfico tipo ráfaga mediante un proceso interrumpido de Bernoulli (IBP) y una fuente ON-OFF. Para realizar el estudio se implementó una herramienta de simulación, mediante la técnica de eventos discretos y el simulador fue validado con varias publicaciones.
INTRODUCCIÓN
Debido a la complejidad que se tiene en el estudio analítico de las características de desempeño de los “switches” ATM, las técnicas de simulación brindan una excelente alternativa para este tipo de estudios [1]-[2], razón por la cual se desarrolló una herramienta de simulación, con la cual se puedan estudiar las características de desempeño de las arquitecturas más comúnmente usadas en los “switches” ATM. Trabajos realizados como [3]-[7], muestran la potencialidad e interés que tiene el desarrollo de herramientas y modelos que permitan el estudio de los nodos de conmutación.
El núcleo principal del trabajo mostrado en el presente artículo, se basó en la construcción de un simulador para las redes multiestado Banyan, el cual fue realizado mediante la técnica de simulación por eventos discretos y validado con diferentes publicaciones [3]-[5]. Entre las características más importantes del simulador, se tiene que éste involucra técnicas de administración de memoria compartida como las expuestas en [3], brinda la posibilidad de seleccionar diferentes fuentes de entra da (si se desea, una diferente para cada puerto), diferentes topologías Banyan para la construcción de la red, permite seleccionar la localización de las colas, permite simular “switch” de hasta 1024x1024 puertos construidos con “switches” elementales (SE) de 2x2 ó 4x4; todo lo anterior mediante una interfase gráfica tipo Windows, con su correspondiente sistema de ayuda.
El trabajo realizado, recopila lo ya hecho en [3], [4] y [8], en donde para una arquitectura de red dada, se estudian algunos parámetros de desempeño bajo fuentes tipo ON-OFF, IBP y Bernoulli respectivamente. El valor agregado con el cual cuenta el simulador, es que permite (para diferentes arquitecturas) realizar estudios comparativos de las variables de desempeño, bajo diferentes tipos de fuentes, además que brinda la posibilidad de obtener el comportamiento de las colas, mediante histogramas de longitud y tiempo de espera en fila.
El diseño y posterior desarrollo del simulador estuvo enmarcado en dos grandes etapas, la primera de ellas fue la construcción y validación de la herramienta teniendo como punto de referencia lo ya logrado en los trabajos [3][5], y la segunda, en la exploración de nuevas configuraciones que permitieran ayudar a conocer mejor el comportamiento de las redes multiestado Banyan, las cuales son ampliamente usadas en la tecnología ATM.
Este documento es un artículo elaborado por Néstor Misael Peña Traslaviña (Profesor Asociado, Departamento de Ingeniería Eléctrica y Electrónica, Universidad de los Andes), Alexander Forero A. (Ingeniero Electricista Universidad Nacional y Magíster en Ingeniería Electrónica de la Universidad de los Andes) para la Revista de Ingeniería Núm. 16. Publicación de la Universidad de los Andes. Colombia. Contacto: [email protected]
Recursos
-
Formatopdf
-
Idioma:español
-
Tamaño:247 kb