El nitruro de galio, material semiconductor avanzado, probablemente será clave para la próxima generación de sistemas de comunicación de alta velocidad y la electrónica de potencia necesaria para los centros de datos de última generación.

Desafortunadamente, el alto costo del nitruro de galio (GaN) y la especialización requerida para incorporar este material semiconductor a la electrónica convencional han limitado su uso en aplicaciones comerciales.

Ahora, investigadores del MIT y de otros lugares han desarrollado un nuevo proceso de fabricación que integra transistores GaN de alto rendimiento en chips CMOS de silicio estándar de una manera económica y escalable, y compatible con las fundiciones de semiconductores existentes.

Su método implica construir muchos transistores diminutos en la superficie de un chip de GaN, cortar cada transistor individualmente y luego unir sólo la cantidad necesaria de transistores a un chip de silicio utilizando un proceso de baja temperatura que preserva la funcionalidad de ambos materiales.

El costo es mínimo, ya que solo se añade una pequeña cantidad de GaN al chip, pero el dispositivo resultante puede obtener una mejora significativa en su rendimiento gracias a transistores compactos de alta velocidad. Además, al separar el circuito de GaN en transistores discretos que pueden distribuirse por el chip de silicio, la nueva tecnología permite reducir la temperatura del sistema completo.

Los investigadores utilizaron este proceso para fabricar un amplificador de potencia, un componente esencial en los teléfonos móviles, que logra una mayor intensidad de señal y eficiencia que los dispositivos con transistores de silicio. En un teléfono inteligente, esto podría mejorar la calidad de las llamadas, aumentar el ancho de banda inalámbrico, optimizar la conectividad y prolongar la duración de la batería.

Dado que su método se ajusta a los procedimientos estándar, podría mejorar la electrónica actual y las tecnologías futuras. En el futuro, el nuevo esquema de integración podría incluso facilitar aplicaciones cuánticas, ya que el GaN ofrece un mejor rendimiento que el silicio a las temperaturas criogénicas esenciales para muchos tipos de computación cuántica.

“Si podemos reducir el costo, mejorar la escalabilidad y, al mismo tiempo, optimizar el rendimiento del dispositivo electrónico, es obvio que deberíamos adoptar esta tecnología. Hemos combinado lo mejor del silicio con la mejor electrónica de nitruro de galio posible. Estos chips híbridos pueden revolucionar muchos mercados comerciales”, afirma Pradyot Yadav, estudiante de posgrado del MIT y autor principal de un artículo sobre este método.

En este artículo, colaboran con él sus compañeros estudiantes de posgrado del MIT Jinchen Wang y Patrick Darmawi-Iskandar; el investigador posdoctoral del MIT John Niroula; los autores principales Ulrich L. Rohde, científico visitante de los Laboratorios de Tecnología de Microsistemas (MTL), y Ruonan Han, profesor asociado del Departamento de Ingeniería Eléctrica y Ciencias de la Computación (EECS) y miembro del MTL; y Tomás Palacios, profesor Clarence J. LeBel del EECS y director del MTL; así como colaboradores de Georgia Tech y del Laboratorio de Investigación de la Fuerza Aérea. La investigación se presentó recientemente en el Simposio de Circuitos Integrados de Radiofrecuencia del IEEE.

Intercambio de transistores

El nitruro de galio es el segundo semiconductor más utilizado en el mundo, después del silicio, y sus propiedades únicas lo hacen ideal para aplicaciones como iluminación, sistemas de radar y electrónica de potencia.

Este material existe desde hace décadas y, para alcanzar su máximo rendimiento, es importante que los chips de GaN se conecten a chips digitales de silicio, también llamados chips CMOS. Para ello, algunos métodos de integración unen transistores de GaN a un chip CMOS mediante soldadura, pero esto limita el tamaño de los transistores de GaN. Cuanto más pequeños sean los transistores, mayor será su frecuencia de funcionamiento.

Otros métodos integran una oblea completa de nitruro de galio sobre una oblea de silicio, pero usar tanto material resulta extremadamente costoso, sobre todo porque el GaN solo se necesita en unos pocos transistores diminutos. El resto del material de la oblea de GaN se desperdicia.

“Queríamos combinar la funcionalidad del GaN con la potencia de los chips digitales de silicio, sin sacrificar el coste del ancho de banda. Lo logramos añadiendo transistores discretos de nitruro de galio diminutos directamente sobre el chip de silicio”, explica Yadav.

Los nuevos chips son el resultado de un proceso de varios pasos.

Primero, se fabrica un conjunto compacto de transistores minúsculos sobre toda la superficie de una oblea de GaN. Mediante tecnología láser de alta precisión, se corta cada uno al tamaño exacto del transistor, que es de 240 x 410 micras, formando lo que llaman un dielet. (Una micra es la millonésima parte de un metro).

Cada transistor está fabricado con diminutos pilares de cobre en la parte superior, que se utilizan para unirse directamente a los pilares de cobre de la superficie de un chip CMOS de silicio estándar. La unión cobre-cobre puede realizarse a temperaturas inferiores a 400 °C, lo suficientemente bajas como para evitar dañar ambos materiales.

Las técnicas actuales de integración de GaN requieren enlaces que utilizan oro, un material costoso que requiere temperaturas mucho más altas y fuerzas de enlace más fuertes que el cobre. Dado que el oro puede contaminar las herramientas utilizadas en la mayoría de las fundiciones de semiconductores, suele requerir instalaciones especializadas.

“Queríamos un proceso de bajo costo, baja temperatura y baja fuerza, y el cobre supera en todos los aspectos relacionados con el oro. Además, tiene mejor conductividad”, afirma Yadav.

Una nueva herramienta

Para facilitar el proceso de integración, crearon una nueva herramienta especializada que integra cuidadosamente el diminuto transistor de GaN con los chips de silicio. La herramienta utiliza vacío para sujetar el dielet mientras se mueve sobre un chip de silicio, centrándose en la interfaz de enlace de cobre con precisión nanométrica.

Utilizaron microscopía avanzada para monitorear la interfaz y luego, cuando el dielet está en la posición correcta, aplican calor y presión para unir el transistor GaN al chip.

“En cada paso del proceso, tuve que encontrar un nuevo colaborador que supiera aplicar la técnica que necesitaba, aprender de él y luego integrarlo en mi plataforma. Fueron dos años de aprendizaje constante”, dice Yadav.

Una vez que los investigadores perfeccionaron el proceso de fabricación, lo demostraron desarrollando amplificadores de potencia, que son circuitos de radiofrecuencia que amplifican las señales inalámbricas.

Sus dispositivos lograron un mayor ancho de banda y una mejor ganancia que los dispositivos fabricados con transistores de silicio tradicionales. Cada chip compacto tiene un área de menos de medio milímetro cuadrado.

Además, dado que el chip de silicio que utilizaron en su demostración se basa en la metalización de vanguardia y opciones pasivas FinFET de Intel 16 de 22 nm, pudieron incorporar componentes comunes en circuitos de silicio, como condensadores de neutralización. Esto mejoró significativamente la ganancia del amplificador, acercándolo un paso más a la próxima generación de tecnologías inalámbricas.

Para abordar la ralentización de la Ley de Moore en el escalado de transistores, la integración heterogénea se ha convertido en una solución prometedora para el escalado continuo de sistemas, la reducción del factor de forma, la mejora de la eficiencia energética y la optimización de costes. En particular, en la tecnología inalámbrica, la estrecha integración de semiconductores compuestos con obleas de silicio es fundamental para lograr sistemas unificados de circuitos integrados front-end, procesadores de banda base, aceleradores y memoria para plataformas de antenas a IA de próxima generación. Este trabajo supone un avance significativo al demostrar la integración 3D de múltiples chips de GaN con CMOS de silicio y amplía los límites de las capacidades tecnológicas actuales, afirma Atom Watanabe, científico investigador de IBM que no participó en este artículo.

Este trabajo cuenta con el apoyo parcial del Departamento de Defensa de los Estados Unidos a través del Programa Nacional de Becas para Graduados en Ciencias e Ingeniería de la Defensa (NDSEG) y CHIMES, uno de los siete centros de JUMP 2.0, un programa de la Corporación de Investigación de Semiconductores del Departamento de Defensa y la Agencia de Proyectos de Investigación Avanzada de Defensa (DARPA). La fabricación se llevó a cabo en instalaciones de MIT.Nano, el Laboratorio de Investigación de la Fuerza Aérea y Georgia Tech.

​Autor​