Este documento presenta un concepto para un controlador SDRAM dirigido a plataformas de procesamiento de video con unidades de procesamiento reconfigurables dinámicamente (RPUs). Un algoritmo de arbitraje de prioridad proporciona la calidad de servicio (QoS) requerida y admite la transmisión de datos de alta velocidad de bits de múltiples clientes. Conforme a las estructuras de datos de video comunes, el controlador organiza la memoria en particiones, cuadros, líneas y píxeles. El nivel elevado de abstracción reduce drásticamente la complejidad de la lógica de direccionamiento de los clientes. Su estructura de interfaz uniforme facilita las instanciaciones en sistemas con diversos clientes. Además de los controladores SDRAM para aplicaciones regulares, se deben satisfacer las demandas especiales de las plataformas reconfigurables. El objetivo de este trabajo es minimizar el número de macros de bus requeridos, lo que conduce a restricciones de colocación y enrutamiento relajadas y a la reducción del número de rutas críticas de diseño. Se presenta un protocolo