logo móvil
logo tablet

Cookies y Privacidad

Usamos cookies propias y de terceros para mejorar la experiencia de nuestros usuarios, analizar el tráfico del sitio y personalizar contenido. Si continúas navegando, asumimos que aceptas su uso. Para más información, consulta nuestra Política de Cookies

Una arquitectura VLSI asíncrona de bajo consumo y alto rendimiento para un decodificador Viterbi implementado con plantillas de insensibilidad a retardos cuasi.

Los códigos convolucionales se utilizan de manera exhaustiva como códigos de corrección de errores hacia adelante (FEC) en sistemas de comunicación digital. Para la decodificación de los códigos convolucionales en el extremo receptor, a menudo se utiliza el decodificador de Viterbi para tener alta prioridad. Este decodificador satisface la demanda de alta velocidad y bajo consumo de energía. En la actualidad, el diseño de un sistema competente en tecnología de Integración a Gran Escala (VLSI) requiere que estos parámetros de VLSI estén definidos con precisión. El método asincrónico propuesto se centra en reducir el consumo de energía del decodificador de Viterbi para diversas longitudes de restricción utilizando módulos asincrónicos. Los diseños asincrónicos se basan en plantillas comúnmente utilizadas de Retardo Cuasi Insensible (QDI), a saber, Precharge Half Buffer (PCHB) y Weak Conditioned Half Buffer (WCHB). La funcionalidad del diseño asincrónico propuesto se simula y verifica utilizando Tanner Spice (

Autores: Devi, T. Kalavathi; Palaniappan, Sakthivel

Idioma: Inglés

Editor: Hindawi Publishing Corporation

Año: 2015

Disponible con Suscripción Virtualpro

Artículos


Categoría

Ingeniería y Tecnología

Licencia

CC BY-SA – Atribución – Compartir Igual

Consultas: 9

Citaciones: Sin citaciones


Hindawi

The Scientific World Journal

Volume , Article ID 621012, 13 pages

https://doi.org/10.1155/2015/621012

Devi T. Kalavathi, Palaniappan Sakthivel

Department of EIE India, Department of EEE India

Academic Editor: Angrisani Leopoldo

Contact: @hindawi.com

Descripción
Los códigos convolucionales se utilizan de manera exhaustiva como códigos de corrección de errores hacia adelante (FEC) en sistemas de comunicación digital. Para la decodificación de los códigos convolucionales en el extremo receptor, a menudo se utiliza el decodificador de Viterbi para tener alta prioridad. Este decodificador satisface la demanda de alta velocidad y bajo consumo de energía. En la actualidad, el diseño de un sistema competente en tecnología de Integración a Gran Escala (VLSI) requiere que estos parámetros de VLSI estén definidos con precisión. El método asincrónico propuesto se centra en reducir el consumo de energía del decodificador de Viterbi para diversas longitudes de restricción utilizando módulos asincrónicos. Los diseños asincrónicos se basan en plantillas comúnmente utilizadas de Retardo Cuasi Insensible (QDI), a saber, Precharge Half Buffer (PCHB) y Weak Conditioned Half Buffer (WCHB). La funcionalidad del diseño asincrónico propuesto se simula y verifica utilizando Tanner Spice (

Documentos Relacionados

Temas Virtualpro