Cookies y Privacidad
Usamos cookies propias y de terceros para mejorar la experiencia de nuestros usuarios, analizar el tráfico del sitio y personalizar contenido. Si continúas navegando, asumimos que aceptas su uso. Para más información, consulta nuestra Política de Cookies
Un atenuador de jitter de doble bucle totalmente digital, compacto y rentable para aplicaciones de construcción fuera de la prueba
Se presenta un atenuador de jitter de doble bucle CMOS digital compacto y de bajo consumo de energía para aplicaciones de prueba incorporada de bajo costo, como pruebas paralelas de múltiples dispositivos bajo prueba (DUT).
Autores: Kim, Seungjun; Jin, Junghoon; Kim, Jongsun
Idioma: Inglés
Editor: MDPI
Año: 2022
Disponible con Suscripción Virtualpro
Artículo científico
Categoría
Ingeniería y Tecnología
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 9
Citaciones: Sin citaciones
Este documento es un artículo elaborado por Seungjun Kim, Junghoon Jin y Jongsun Kim para la revista Electronics, Vol. 11, Núm. 21. Publicación de MDPI. Contacto: electronics@mdpi.com
Se presenta un atenuador de jitter de doble bucle CMOS digital compacto y de bajo consumo de energía para aplicaciones de prueba incorporada de bajo costo, como pruebas paralelas de múltiples dispositivos bajo prueba (DUT).
Descripción
Se presenta un atenuador de jitter de doble bucle CMOS digital compacto y de bajo consumo de energía para aplicaciones de prueba incorporada de bajo costo, como pruebas paralelas de múltiples dispositivos bajo prueba (DUT).