LinoSPAD: Un sistema de cámara SPAD lineal compacto con 64 módulos TDC basados en FPGA para una imagen temporal resuelta versátil con una resolución de 50 ps
Autores: Burri, Samuel; Bruschini, Claudio; Charbon, Edoardo
Idioma: Inglés
Editor: MDPI
Año: 2017
Acceso abierto
Artículo científico
Categoría
Gestión y administración
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 16
Citaciones: Sin citaciones
El sistema de cámara LinoSPAD es un sistema de cámara modular, compacto y versátil con resolución temporal, que combina un sensor CMOS SPAD (diodo de avalancha de un solo fotón) de 256 píxeles de alto factor de llenado con un FPGA (matriz de puertas programables en campo) y una placa transceptora USB 3.0. Esta modularización permite la optimización o el intercambio por separado de la parte frontal del sensor o de la parte trasera de procesamiento, dependiendo de la aplicación prevista, eliminando así el compromiso tradicional entre la tecnología SPAD óptima por un lado y la tecnología de estampado temporal por el otro. El firmware del FPGA implementa una matriz de 64 TDCs (convertidores de tiempo a digital) con acumuladores de histograma y un módulo de corrección para reducir las no linealidades. Cada TDC es capaz de procesar más de 80 millones de detecciones de fotones por segundo y tiene una resolución temporal promedio mejor que 50 ps. Este artículo presenta una caracterización completa y detallada, cubriendo todos los aspectos del sistema, desde la sensibilidad a la luz y el ruido de la matriz SPAD hasta la linealidad del TDC, desde el co-diseño de hardware/firmware/software hasta el procesamiento de señales, por ejemplo, la corrección de no linealidades, desde el consumo de energía hasta la no uniformidad del rendimiento.
Descripción
El sistema de cámara LinoSPAD es un sistema de cámara modular, compacto y versátil con resolución temporal, que combina un sensor CMOS SPAD (diodo de avalancha de un solo fotón) de 256 píxeles de alto factor de llenado con un FPGA (matriz de puertas programables en campo) y una placa transceptora USB 3.0. Esta modularización permite la optimización o el intercambio por separado de la parte frontal del sensor o de la parte trasera de procesamiento, dependiendo de la aplicación prevista, eliminando así el compromiso tradicional entre la tecnología SPAD óptima por un lado y la tecnología de estampado temporal por el otro. El firmware del FPGA implementa una matriz de 64 TDCs (convertidores de tiempo a digital) con acumuladores de histograma y un módulo de corrección para reducir las no linealidades. Cada TDC es capaz de procesar más de 80 millones de detecciones de fotones por segundo y tiene una resolución temporal promedio mejor que 50 ps. Este artículo presenta una caracterización completa y detallada, cubriendo todos los aspectos del sistema, desde la sensibilidad a la luz y el ruido de la matriz SPAD hasta la linealidad del TDC, desde el co-diseño de hardware/firmware/software hasta el procesamiento de señales, por ejemplo, la corrección de no linealidades, desde el consumo de energía hasta la no uniformidad del rendimiento.