Un detector de picos de 1024 canales de baja potencia utilizando RAM basada en latches para interfaces cerebro-silicio en tiempo real

Los arrays de microelectrodos de alta densidad permiten al neurocientífico estudiar una población más amplia de neuronas, sin embargo, esto provoca un aumento del ancho de banda de comunicación. Dados los recursos limitados disponibles para una interfaz de silicio implantable, es obligatoria una reducción de datos sobre la marcha para mantenerse dentro de las restricciones de potencia/área. Esto se puede lograr implementando un detector de picos con el objetivo de enviar solo la información útil sobre los picos. Mostramos que el novedoso operador de energía no lineal llamado ASO en combinación con una estimación de ruido simple pero robusta, logra un buen equilibrio entre rendimiento y consumo. Las características de la técnica investigada la convierten en un buen candidato para BMIs implantables. Nuestra propuesta se prueba tanto en conjuntos de datos sintéticos como reales, proporcionando una buena sensibilidad a bajo SNR. También proporcionamos una implementación VLSI de 1024 canales utilizando una Memoria de Acceso Aleatorio compuesta por latches para reducir lo máximo posible el consumo de energía. La arquitectura final ocupa un área de 2.3 mm, disipando 3.6 uW por canal. La comparación con el estado del arte muestra que nuestra propuesta encuentra un lugar entre otros métodos presentados en la literatura, certificando su idoneidad para BMIs.

Autores: Saggese, Gerardo; Strollo, Antonio Giuseppe Maria