El soporte en tiempo real para un algoritmo de reconocimiento de iris es un desafío considerable para un sistema portátil que se usa comúnmente en el campo. En este documento, se presenta un diseño eficiente de arquitectura paralela y en serie para los procesos de extracción de características y coincidencia de plantillas en el algoritmo de Dirección de Energía de Cresta (RED) para el reconocimiento de iris. Varios técnicas utilizadas en el diseño de arquitectura propuesto para reducir la complejidad computacional mientras se admite una capacidad de alto rendimiento incluyen () un método de aproximación de círculo para el proceso de desenrollado del iris, () un diseño en paralelo con un búfer en chip para la convolución 2D en el proceso de extracción de características, y () un método de aproximación para la conversión logarítmica e inversa-logarítmica en el proceso de coincidencia de plantillas. El análisis de rendimiento muestra que la arquitectura propuesta logra una aceleración de 881 veces en comparación con el método convencional. El diseño propuesto se puede integrar con un microprocesador incrustado para realizar una solución completa en un solo chip para un sistema portátil de reconocimiento de iris.