Cookies y Privacidad
Usamos cookies propias y de terceros para mejorar la experiencia de nuestros usuarios, analizar el tráfico del sitio y personalizar contenido. Si continúas navegando, asumimos que aceptas su uso. Para más información, consulta nuestra Política de Cookies
Eficiente arquitectura de redundancia de matriz sistólica para reparación fuera de línea/en línea
La informática de redes neuronales ha revolucionado el campo del aprendizaje automático. La arquitectura de matriz sistólica es una arquitectura ampliamente utilizada para la aceleración de la informática de redes neuronales que fue adoptada por Google en su Unidad de Procesamiento Tensorial (TPU). Para garantizar el correcto funcionamiento de la red neuronal, la fiabilidad de la arquitectura de matriz sistólica debe estar garantizada. Este documento propone una arquitectura de redundancia eficiente de matriz sistólica que se basa en la partición de la matriz sistólica y en la reorganización de las conexiones de los elementos de la matriz sistólica. La arquitectura propuesta permite tanto la reparación fuera de línea como en línea con una arquitectura de redundancia extendida y fusibles programables, y puede garantizar la fiabilidad incluso en una situación en línea, para la cual los esquemas tolerantes a fallos anteriores no han sido considerados.
Autores: Cho, Keewon; Lee, Ingeol; Lim, Hyeonchan; Kang, Sungho
Idioma: Inglés
Editor: MDPI
Año: 2020
Disponible con Suscripción Virtualpro
Artículos
2020
Eficiente arquitectura de redundancia de matriz sistólica para reparación fuera de línea/en líneaCategoría
Ingeniería y Tecnología
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 12
Citaciones: Sin citaciones
Este documento es un artículo elaborado por Keewon Cho, Ingeol Lee, Hyeonchan Lim y Sungho Kang para la revista Electronics, Vol. 9, Núm. 2. Publicación de MDPI. Contacto: electronics@mdpi.com
La informática de redes neuronales ha revolucionado el campo del aprendizaje automático. La arquitectura de matriz sistólica es una arquitectura ampliamente utilizada para la aceleración de la informática de redes neuronales que fue adoptada por Google en su Unidad de Procesamiento Tensorial (TPU). Para garantizar el correcto funcionamiento de la red neuronal, la fiabilidad de la arquitectura de matriz sistólica debe estar garantizada. Este documento propone una arquitectura de redundancia eficiente de matriz sistólica que se basa en la partición de la matriz sistólica y en la reorganización de las conexiones de los elementos de la matriz sistólica. La arquitectura propuesta permite tanto la reparación fuera de línea como en línea con una arquitectura de redundancia extendida y fusibles programables, y puede garantizar la fiabilidad incluso en una situación en línea, para la cual los esquemas tolerantes a fallos anteriores no han sido considerados.
Descripción
La informática de redes neuronales ha revolucionado el campo del aprendizaje automático. La arquitectura de matriz sistólica es una arquitectura ampliamente utilizada para la aceleración de la informática de redes neuronales que fue adoptada por Google en su Unidad de Procesamiento Tensorial (TPU). Para garantizar el correcto funcionamiento de la red neuronal, la fiabilidad de la arquitectura de matriz sistólica debe estar garantizada. Este documento propone una arquitectura de redundancia eficiente de matriz sistólica que se basa en la partición de la matriz sistólica y en la reorganización de las conexiones de los elementos de la matriz sistólica. La arquitectura propuesta permite tanto la reparación fuera de línea como en línea con una arquitectura de redundancia extendida y fusibles programables, y puede garantizar la fiabilidad incluso en una situación en línea, para la cual los esquemas tolerantes a fallos anteriores no han sido considerados.