Este artículo presenta una implementación ligera, eficiente y flexible de AES-128 orientada a sistemas embebidos e IoT con fuertes restricciones de recursos y consumo energético. Desde una perspectiva de ingeniería de software y ciberseguridad, la propuesta se basa en un co-diseño hardware/software que optimiza la partición funcional del algoritmo: la expansión de claves se ejecuta en software sobre un procesador MicroBlaze liviano, mientras que las operaciones de cifrado y descifrado se aceleran mediante núcleos hardware optimizados a nivel de Look-up Tables. Implementada en una FPGA Xilinx Virtex-5, la arquitectura alcanza un alto rendimiento con un uso reducido de recursos, logrando una excelente eficiencia de área sin recurrir a técnicas complejas como el pipelining. El diseño resulta especialmente adecuado para nodos IoT, tarjetas inteligentes y dispositivos móviles seguros. Además, su modularidad permite escalar fácilmente a AES-192 y AES-256 mediante cambios solo en el software, ofreciendo un equilibrio sólido entre desempeño, flexibilidad y seguridad.