Se propone en este artículo un esquema de control digital para la corrección del factor de potencia (PFC) basada en transistores GaN en una estructura de totem pole. En el cruce por cero, el PFC de totem pole tiene una sección de corriente en modo de conducción discontinua (DCM) debido a su método de conducción y estructura de circuito. En la sección de corriente DCM, al aplicar una técnica de conmutación síncrona típica, la corriente del inductor se reduce a menos de cero, lo que disminuye la eficiencia. Además, debido a la naturaleza del circuito, la potencia puede transferirse en sentido inverso. Para evitar esto, se propone una nueva técnica de conmutación síncrona que utiliza la función de disparo ciclo por ciclo (CBC) del procesador de señal digital (DSP). Esta técnica propuesta apaga el interruptor de sincronización de acuerdo con el nivel DCM establecido. En consecuencia, incluso a un nivel DCM bajo, la corriente del inductor se fija en cero, lo que permite una conmutación síncrona estable.