Se presenta un oscilador basado en inversor con resistor capacitor (RC) en chip con retroalimentación de seguimiento de voltaje de transición lógica (LTV) para compensación de retraso de circuito. Con el fin de lograr una buena estabilidad de frecuencia, la técnica propuesta considera toda la cadena de inversores como un bloque comparador y cambia el LTV para controlar la frecuencia de oscilación. Además, la estructura de retroalimentación negativa también reduce el ruido de fase de offset de baja frecuencia. Con una alimentación de 1,8 V y a temperatura ambiente, el oscilador sugerido opera a 18,13 MHz, consumiendo 245,7 W. En comparación con el caso de funcionamiento libre, la técnica propuesta reduce el ruido de fase en 7,7 dB y 5,45 dB a 100 Hz y 1 kHz, respectivamente. Los valores medidos de ruido de fase son -60,09 dBc/Hz a 1 kHz con un factor de mérito (FOM) de 151,35 dB/Hz, y -106,27 dBc/Hz a 100 kHz con un FOM de 157,53 dBc/Hz. El oscilador propuesto ocupa 0,056 mm en un proceso CMOS estándar de 0,18 um.