El documento presenta una metodología para la organización del control de cálculo en las salidas de dispositivos digitales combinacionales basada en la utilización de múltiples características de diagnóstico. La primera característica de diagnóstico es la pertenencia de las palabras de código formadas a un código de suma basado en peso preseleccionado. La segunda y tercera características de diagnóstico son el control de cálculos mediante la pertenencia de funciones calculadas que describen datos y bits de verificación de códigos de suma a la clase de funciones autoduales y relacionadas. La organización del control de cálculo mediante múltiples características de diagnóstico se basa en la implementación de la corrección de señales booleanas durante la síntesis del circuito de control embebido. Esto se lleva a cabo teniendo en cuenta las características establecidas de los códigos de suma basados en peso, en los que las funciones que describen sus bits de verificación exhiben valores idénticos en pares de vectores de datos invertidos en todos los bits (estas son las llamadas funciones auto-cuasi-duales). La utilización de la corrección de señales booleanas en la ortogonal a todas las combinaciones de variables de entrada permite la determinación adicional de los valores de la función de corrección. Esto asegura la autodualidad de las funciones que describen los bits de datos y, en consecuencia, la auto-cuasi-dualidad de las funciones que describen los bits de verificación. El documento propone una estructura para organizar el control de cálculo de acuerdo con las tres características de diagnóstico especificadas. Además, desarrolla el algoritmo de determinación adicional de la función de corrección que subyace a la síntesis del circuito de control embebido. Cabe destacar que el algoritmo no requiere el análisis de los valores de las funciones calculadas en las salidas del objeto de diagnóstico; en cambio, permite automáticamente la realización de determinaciones adicionales. Esto facilita su utilización cuando se integra con sistemas de diseño lógico asistido por computadora. El documento presenta un estudio de caso del proceso de obtención de funciones de corrección y simula el funcionamiento del dispositivo auto-verificador sintetizado, demostrando así la efectividad del método propuesto.