En este artículo se presenta un DAC delta-sigma de pequeña superficie y bajo consumo que puede soportar la comunicación de portadora de línea eléctrica. Para lograr una relación de sobremuestreo de 128, se utiliza un filtro de media banda en cascada de tres etapas. Se utilizó un modulador MASH ΔΣ robusto optimizado para evitar la inestabilidad causada por la conformación de alto orden y reducir el área al mismo tiempo. La reconstrucción postanalógica incluye un DAC de condensador conmutado (SC DAC) y un filtro híbrido FIR/IIR de 4 tomas, que no sólo cumple los requisitos de bajo consumo, sino que también favorece la SNR fuera de banda. El chip final se fabrica en un proceso CMOS de 55 nm, ocupa 0,08 mm2 y consume 1,5 mW de potencia analógica a 2,5 V de alimentación. Los resultados de la simulación muestran que el rango dinámico es de 85,7 dB, mientras que la SNR fuera de banda es de 40,5 dB.